対象
SZ410 FPGAプロジェクト(下記プロジェクトで生成したbitファイル、imageファイルも含む)- sz410-20080327.zip~sz410-20090319.zip
- sz410-add_slot-20080327.zip~sz410-add_slot-20090319.zip
現象
対象のFPGAプロジェクトを使用した場合、大量のデータを受信した際に、まれにネットワークが不通になる現象が発生します。原因
IPコア ocm_temac_sz410_v1_10_aに不具合がありました。 RX FIFOの状態を監視しているフラグの、RX_FIFOがFullになった際の処理を間違っており、タイミングによりまれに監視フラグがおかしなステートに陥いり、ネットワークの不通を引き起こしていました。修正方法1
20090427以降の最新のFPGAプロジェクトを使用する
20090427以降のFPGAプロジェクトは既に対策済みですので、以下よりダウンロードしてお使いください。
修正方法2
IPコアをocm_temac_sz410_v1_11_aにアップする
- IPコアのダウンロード & コピー
ocm_temac_sz410_v1_11_a.zip をダウンロードしてください。
ダウンロードしたファイルを解凍し、ocm_temac_sz410_v1_11_aをフォルダごとsz410-********\pcores\にコピーしてください。
- xps_proj.mhsの修正
sz410-********\xps_proj.mhsを開き、 下記のように変更してください。・ ・ BEGIN ocm_temac_sz410 PARAMETER INSTANCE = ocm_temac_cntlr #PARAMETER HW_VER = 1.10.a <-- 削除 PARAMETER HW_VER = 1.11.a <-- 追加 ・ ・
書き換え方法や、コンパイル済みデータについて
書き換え方法につきましては、SUZAKUスターターキットガイドFPGA開発編等をご参照ください。対策、コンパイル済みのFPGAイメージが以下にございますので、ダウンロードしてお使いください。