販売終了のお知らせ

SUZAKU シリーズ販売終了のお知らせ > 詳細情報


EDK

Howto : IDS 11.5用FPGAプロジェクトをIDS 12.2で使用する方法

ISE Design Suite 11.5用のFPGAプロジェクトをISE Design Suite 12.2で使用する方法を紹介します。


Howto : EDK9.1iの割り込みハンドラの登録について

EDK9.1iからSoftware Platform SettingsのInterrupt Handlersの設定が無くなりました。このため、スターターキットガイドの11章記載されている「割り込みハンドラの登録」がそのままではできません。この対処方をご紹介します。


Howto : SZ410のEDK9.2i用プロジェクト(20071214版)を10.1i SP1で利用する方法

ISE/EDK10.1i SP1で使用すると、付属CD-ROM(2007/12/14)に含まれているSZ410のFPGAプロジェクト(sz410-20071214, sz410-add_slot-20071214)は、エラーになります。エラーの回避方法を説明します。

Howto : SZ310のEDK9.2i用プロジェクトを10.1iで利用する方法

SZ310のEDK9.2iのプロジェクトをEDK10.1iでビルドする際、付属CD-ROM(2008/05/02以前)に含まれているSZ310のFPGAプロジェクト(~z310-20080215,~sz310-add_slot-20080215)は、エラーになります。エラーの回避方法を説明します。

Howto : EDKが生成したxparameters.hをLinuxで使う方法 (SUZAKU-V)

Linuxのxparameters.hの差し替え方法を説明します。

FAQ : SZ410-U00で"ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock"が発生します

EDKで次のようなエラーメッセージが表示されます。

"ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site. 
The clock IOB component  is placed at site . The clock IO site can use the fast 
path between the IO and the Clock buffer/GCLK if the IOB is placed in the master Clock IOB 
Site.

Howto : EDK9.2iでビルド時にエラーがでる際の回避策

intcのバージョンを1.00c -> 1.10cにUpgradeすると、ビルドする際エラーになります。

Howto : SDRAM上でアプリケーションを実行する方法 (Microblaze編)

SDRAM上でアプリケーションを実行する方法 (Microblaze編)

Howto : SUZAKU-VのEDK8.2i用プロジェクトを9.1iで利用する方法

付属CD-ROM(2007/6/15以前)に含まれているSUZAKU-V(SZ310-U00)のFPGAプロジェクトは、EDKのバージョンを8.2iから9.1.iに変更すると、ビルドする際エラーになります。 以下の修正により対応することが出来ます。

FAQ : iMPACTからのコンフィギュレーションだと動くのにフラッシュメモリからだと動きません

bitファイル作成時のオプションによってはフラッシュメモリからのコンフィギュレーションでは動かないbitファイルが出来上がります。以下のオプションの設定値を確認してください。