販売終了のお知らせ

SUZAKU シリーズ販売終了のお知らせ > 詳細情報


カテゴリ

FAQ : SZ410のコンフィギュレーション時間は?

SZ410コンフィギュレーション時間は約1.2秒です。

計算式

Bitファイルサイズ / CCLK周波数 = 時間
4784128 bit       / 4MHz       = 約1.2秒

注記

  • CCLKは、マスタシリアルのクロック信号
  • CCLK周波数は、4~60MHzの間で変更可能
  • Virtex-4 FX12のBitファイルサイズは、固定長

FAQ : SZ410-U00で"ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock"が発生します

EDKで次のようなエラーメッセージが表示されます。

"ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site. 
The clock IOB component  is placed at site . The clock IO site can use the fast 
path between the IO and the Clock buffer/GCLK if the IOB is placed in the master Clock IOB 
Site.

FAQ : SUZAKU-VはISE/EDK8.2iに対応していますか?


FAQ : SUZAKU-VでA/Dボードが動きません

SUZAKU-V(SZ310)のデフォルトプロジェクトにopb_sid00(A/DボードのIPコア)を追加し、出来上がったbitファイルをCON7(JTAG)より書き込んだ場合、A/Dの値がとれません。

CON4よりmcsファイルをフラッシュメモリに書き込むか、CON1よりbinファイルをフラッシュメモリに書き込んでください。


FAQ : SUZAKU-SはISE/EDK8.2iに対応していますか?


FAQ : SUZAKU-SはISE/EDK8.1iに対応していますか?


FAQ : SUZAKU-SでBBootにコードを追加すると起動しなくなりました。

原因

BBootのイメージサイズが、Block RAMのサイズよりも大きくなってしまった可能性があります。xpsでリンカスクリプトを指定せずにビルドした場合、イメージサイズがBlock RAMのサイズより大きくなってもエラーになりません。


FAQ : ISE 8.1i とEDK8.1iの組み合わせには対応していますか?

対応しています。ただし、古い付属CD-ROMのFPGAプロジェクトでは、エラーになります。詳しくはHowtoを参照してください。


Howto : デバイス外部の電源をON/OFF コントロールする方法

外部デバイスの電源をON/OFFコントロールする方法を紹介します。

Howto : SZ410のEDK9.2i用プロジェクト(20071214版)を10.1i SP1で利用する方法

ISE/EDK10.1i SP1で使用すると、付属CD-ROM(2007/12/14)に含まれているSZ410のFPGAプロジェクト(sz410-20071214, sz410-add_slot-20071214)は、エラーになります。エラーの回避方法を説明します。